閃存芯片的決定因素：

頁數(shù)量

前面已經(jīng)提到，越大容量閃存的頁越多、頁越大，尋址時間越長。但這個時間的延長不是線性關(guān)系，而是一個一個的臺階變化的。譬如128、256Mb的芯片需要3個周期傳送地址信號，512Mb、1Gb的需要4個周期，而2、4Gb的需要5個周期。下面珠叉組裝廠家小編為大家介紹一下：

頁容量

每一頁的容量決定了一次可以傳輸?shù)臄?shù)據(jù)量，因此大容量的頁有更好的性能。前面提到大容量閃存（4Gb）提高了頁的容量，從512字節(jié)提高到2KB。頁容量的提高不但易于提高容量，更可以提高傳輸性能。我們可以舉例子說明。以三星K9K1G08U0M和K9K4G08U0M為例，前者為1Gb，512字節(jié)頁容量，隨機讀（穩(wěn)定）時間12μs，寫時間為200μs；后者為4Gb，2KB頁容量，隨機讀（穩(wěn)定）時間25μs，寫時間為300μs。假設(shè)它們工作在20MHz。

讀取性能：NAND型閃存的讀取步驟分為：發(fā)送命令和尋址信息→將數(shù)據(jù)傳向頁面寄存器（隨機讀穩(wěn)定時間）→數(shù)據(jù)傳出（每周期8bit，需要傳送512+16或2K+64次）。

K9K1G08U0M讀一個頁需要：5個命令、尋址周期×50ns+12μs+（512+16）×50ns=38.7μs；K9K1G08U0M實際讀傳輸率：512字節(jié)÷38.7μs=13.2MB/s；K9K4G08U0M讀一個頁需要：6個命令、尋址周期×50ns+25μs+（2K+64）×50ns=131.1μs；K9K4G08U0M實際讀傳輸率：2KB字節(jié)÷131.1μs=15.6MB/s。因此，采用2KB頁容量比512字節(jié)也容量約提高讀性能20%。

寫入性能：NAND型閃存的寫步驟分為：發(fā)送尋址信息→將數(shù)據(jù)傳向頁面寄存器→發(fā)送命令信息→數(shù)據(jù)從寄存器寫入頁面。其中命令周期也是一個，我們下面將其和尋址周期合并，但這兩個部分并非連續(xù)的。

K9K1G08U0M寫一個頁需要：5個命令、尋址周期×50ns+（512+16）×50ns+200μs=226.7μs。K9K1G08U0M實際寫傳輸率：512字節(jié)÷226.7μs=2.2MB/s。K9K4G08U0M寫一個頁需要：6個命令、尋址周期×50ns+（2K+64）×50ns+300μs=405.9μs。K9K4G08U0M實際寫傳輸率：2112字節(jié)/405.9μs=5MB/s。因此，采用2KB頁容量比512字節(jié)頁容量提高寫性能兩倍以上。非標(biāo)自動化

塊容量

塊是擦除操作的基本單位，由于每個塊的擦除時間幾乎相同（擦除操作一般需要2ms，而之前若干周期的命令和地址信息占用的時間可以忽略不計），塊的容量將直接決定擦除性能。大容量NAND型閃存的頁容量提高，而每個塊的頁數(shù)量也有所提高，一般4Gb芯片的塊容量為2KB×64個頁=128KB，1Gb芯片的為512字節(jié)×32個頁=16KB?？梢钥闯?，在相同時間之內(nèi)，前者的擦速度為后者8倍！

I/O位寬

以往NAND型閃存的數(shù)據(jù)線一般為8條，不過從256Mb產(chǎn)品開始，就有16條數(shù)據(jù)線的產(chǎn)品出現(xiàn)了。但由于控制器等方面的原因，x16芯片實際應(yīng)用的相對比較少，但將來數(shù)量上還是會呈上升趨勢的。雖然x16的芯片在傳送數(shù)據(jù)和地址信息時仍采用8位一組，占用的周期也不變，但傳送數(shù)據(jù)時就以16位為一組，帶寬增加一倍。K9K4G16U0M就是典型的64M×16芯片，它每頁仍為2KB，但結(jié)構(gòu)為（1K+32）×16bit。

模仿上面的計算，我們得到如下。K9K4G16U0M讀一個頁需要：6個命令、尋址周期×50ns+25μs+（1K+32）×50ns=78.1μs。K9K4G16U0M實際讀傳輸率：2KB字節(jié)÷78.1μs=26.2MB/s。K9K4G16U0M寫一個頁需要：6個命令、尋址周期×50ns+（1K+32）×50ns+300μs=353.1μs。K9K4G16U0M實際寫傳輸率：2KB字節(jié)÷353.1μs=5.8MB/s

可以看到，相同容量的芯片，將數(shù)據(jù)線增加到16條后，讀性能提高近70%，寫性能也提高16%。

頻率

工作頻率的影響很容易理解。NAND型閃存的工作頻率在20～33MHz，頻率越高性能越好。前面以K9K4G08U0M為例時，我們假設(shè)頻率為20MHz，如果我們將頻率提高一倍，達到40MHz，則

K9K4G08U0M讀一個頁需要：6個命令、尋址周期×25ns+25μs+（2K+64）×25ns=78μs。K9K4G08U0M實際讀傳輸率：2KB字節(jié)÷78μs=26.3MB/s?？梢钥吹剑绻鸎9K4G08U0M的工作頻率從20MHz提高到40MHz，讀性能可以提高近70%！當(dāng)然，上面的例子只是為了方便計算而已。在三星實際的產(chǎn)品線中，可工作在較高頻率下的應(yīng)是K9XXG08UXM，而不是K9XXG08U0M，前者的頻率可達33MHz。

制造工藝

制造工藝可以影響晶體管的密度，也對一些操作的時間有影響。譬如前面提到的寫穩(wěn)定和讀穩(wěn)定時間，它們在我們的計算當(dāng)中占去了時間的重要部分，尤其是寫入時。如果能夠降低這些時間，就可以進一步提高性能。90nm的制造工藝能夠改進性能嗎？答案恐怕是否！實際情況是，隨著存儲密度的提高，需要的讀、寫穩(wěn)定時間是呈現(xiàn)上升趨勢的。前面的計算所舉的例子中就體現(xiàn)了這種趨勢，否則4Gb芯片的性能提升更加明顯。

綜合來看，大容量的NAND型閃存芯片雖然尋址、操作時間會略長，但隨著頁容量的提高，有效傳輸率還是會大一些，大容量的芯片符合市場對容量、成本和性能的需求趨勢。而增加數(shù)據(jù)線和提高頻率，則是提高性能的最有效途徑，但由于命令、地址信息占用操作周期，以及一些固定操作時間（如信號穩(wěn)定時間等）等工藝、物理因素的影響，它們不會帶來同比的性能提升。

1Page=（2K+64）Bytes；1Block=（2K+64）B×64Pages=（128K+4K)Bytes；1Device=（2K+64）B×64Pages×4096Blocks=4224Mbits

其中：A0～11對頁內(nèi)進行尋址，可以被理解為“列地址”。

A12～29對頁進行尋址，可以被理解為“行地址”。為了方便，“列地址”和“行地址”分為兩組傳輸，而不是將它們直接組合起來一個大組。因此每組在最后一個周期會有若干數(shù)據(jù)線無信息傳輸。沒有利用的數(shù)據(jù)線保持低電平。NAND型閃存所謂的“行地址”和“列地址”不是我們在DRAM、SRAM中所熟悉的定義，只是一種相對方便的表達方式而已。為了便于理解，我們可以將上面三維的NAND型閃存芯片架構(gòu)圖在垂直方向做一個剖面，在這個剖面中套用二維的“行”、“列”概念就比較直觀了。